ORCAD OPGAVER DIGITAL

1.1)

X

Byg dette kredsløb op:

Der må kun bruges komponenter fra underbiblioteket /pspice/

Stel, "0" findes ved klik i højre side, og i biblioteket Source. C og R findes i Pspice / Analog. 7414 i Pspice / Eval



74393 er en tæller. Den får clocksignaler ind på ben 1. På ben 2 er der en reset-funktion.

Udgangene skal have et lille stykke wire. Og de mærkes med A til D. (Knappen Netalias N1 i højre side.)

Nu er det bare sådan, at en tæller der bliver tilsluttet strøm, kan have en tilfældig værdi på udgangen. Dvs. simuleringsprogrammet ikke ved, hvad udgangene er fra begyndelsen.

Hvis ikke man aktivt vil addere en kort reset puls til kredsen, kan man i simuleringsopsætningen klikke fanebladet options. Vælg Gate level Simulation, og Initialize all flip flops to: vælges 0. Dvs. alle tællerens udgange (den er bygget op af Flip Flops) starter med at være "0"

| Simulation Settings - 1 | × |
|--|---|
| General Analysis Include Files Libraries Stimulus Options Data Collection Probe Windo Category: Analog Simulation Iming Mode Maximum Iming Mode <td>×</td> | × |
| OK Annuller Anvend Hijzel | , |

De "rene" digitale signaler vises i et specielt vindue. Har diagrammet fået Netnames på ledningerne, ses de i resultatvinduet.



Prøv at zoome ind på de digitale signaler. Det ses, at nogle er lidt tidsforsinket !! Forklar !





Transistoren er koblet som emitterfølger.

×



Source / DigClock

Graferne ser således ud:



Prøv nu at indstille Worst Case for propagation delay

Simulation settings / Options / Gate Level Simulation.

×

Graferne Zoomet ind !!

×



<u>Gain</u>

1.4

I biblioteket /Pspice / ABM findes nogle specielle komponenter. Der en, der hedder Gain.

Den kan bruges til at lave en impedanskonverter. Dvs. høj input-modstand, og lav udgangsmodstand.

Dobbeltklik på komponenten, og lav forstærkningen om til 1 gang i regnearket.



Gain / ABM



<u>Hazard</u>

2.1)

Simuler dette kredsløb:





Eksempel på graf:



Tænd Cursoren, og der kommer høj, lav, falling, rising indikeringer i venstre side, når cursoren flyttes.

JK-Flip Flop

×

3.1) Opbyg en JK-FF, en 74107 / Eval

Clock-signalet er en DigClock / Source

J og K holdes høje med en \$D_HI / Source. Den gemmer sig under PWR-knappen i højre side.



Flip Floppen skal have en reset-puls, så man ved, hvor den står efter power-on. Det kan laves med en generator kaldet STIM1 / Source

JK-FF'ens reset er aktiv lav. Der ønskes at Reset holdes lav i 200 uS. Dobbeltklik på komponenten, og indtast Command1 0s 0, Scroll hen til Command2 og indtast 200u 1



Orcad D-FF

4.1)

X

Byg følgende skifteregister lavet med D-FF:

(Hi findes i PWR i højre side, + biblioteket Source) Dvs. en konstant 5 Volt.



Husk at sætte Edit Simulation Settings / Options / Gate Level Simulation at bestemme FF til at være 0 fra starten.

Alternativ skal der bruges en speciel clock generator til at lave en kort resetpuls.

Graferne ser således ud !



4.2)

Prøv så at opbygge følgende, der er en 8 bit skifteregister.



Og graferne er som følger:



4.3) Nu opbygges en tæller af D-FF

×



Start med at sætte Markers på fra Venstre



R2R-netværk

×



Der skal bruges en 74393 i ORCAD i stedet for 4042, der ikke kan simuleres !!!!!

<u>Signal-bus</u>





Bussen overfører 4 signaler.

DSTM1 skal indstilles. Dobbeltklik på

den, for at åbne dens regneark. Scroll hen til Command: Indtast tiden, og bitmønsteret, der skal genereres!

| COMMAND1 | COMMAND2 | COMMAND3 | COMMAND4 | COMMAND5 | COMMAND6 | COMMAND7 |
|----------|----------|----------|----------|----------|----------|----------|
| 0\$ 0000 | 1s 0001 | 2s 0010 | 3s 0011 | 4s 0100 | 5s 1000 | 6s 1111 |